page18
Теперь внешнее устройство, запросившее доступ, может управлять шинами и передавать
данные между памятью и УВВ. Этот режим называется прямым доступом к памяти (ПДП - DMA -
Direct Memory Access). Его нельзя прервать ни сигналом /INT, ни /NMI.
Внешнее устройство поддерживает сигнал /BUSRQ в активном состоянии столько времени,
сколько необходимо ему для прямого доступа. Состояние /BUSRQ анализируется процессором по
нарастающему
фронту
каждого
тактового
импульса.
Как
только
зафиксирован
неактивный
уровень /BUSRQ, со следующего такта управление шинами возвращается ЦП, и он возобновляет
нормальную обработку команд.
Следует помнить, что во время длительных циклов ПДП (например, в случае пересылки
больших
блоков
данных)
и
при
использовании
динамического
ЗУ
регенерацию
должно
осуществлять внешнее устройство.
Рис. 4.6. Цикл предоставления доступа к шине
4.5.
Цикл
подтверждения
маскируемого
прерывания
На
рис.4.9
показаны
временные
процессы
при
запросе
и
подтверждении
прерывания.
Сигнал прерывания /INT опрашивается ЦП во время нарастающего фронта последнего такта в
конце каждой команды. Запрос игнорируется, если триггер разрешения прерывания сброшен или
активен сигнал /BUSRQ. Если запрос воспринимается, то ЦП вырабатывает специальный цикл
M1, в котором активизируется сигнал /IORQ (вместо /MREQ). Низкий уровень сигнала /IORQ
указывает
устройству, запросившему прерывание, что оно может подать на шину данных 8
разрядный вектор прерывания. В этот цикл автоматически включаются два такта ожидания T
w
*
(это позволяет сравнительно легко реализовать схему приоритетных прерываний), которые дают
необходимое
время
для
определения
запросившего
устройства
и
стабилизации
вектора
прерывания на шине данных.