page15
Рис. 4.2. Извлечение кода операции (цикл M1)
На
рис.4.3
показано,
как
продлевается
цикл
извлечения
кода
операции,
если
память
активизирует линию /WAIT. Во время спадающего фронта такта T2 и каждого последующего
такта T
w
ЦП анализирует линию /WAIT. Если она активна, то микропроцессор вырабатывает
дополнительный такт ожидания T
w
. Т.о. цикл считывания продолжается сколь угодно долго и
приводится в соответствие со временем доступа к любой памяти.
Рис. 4.3. Извлечение кода операции (цикл M1) с тактами ожидания
4.2.
Цикл
чтения
памяти
и
цикл
записи
в
память
На рис. 4.4 показаны временные процессы циклов чтения из памяти и записи в память.
Длительность этик циклов 3 такта, если не активизирована линия /WAIT. Сигналы /MREQ и /RD
используются так же, как в цикле M1. В обоих циклах сигнал /MREQ активизируется, когда
уровни сигналов на шине адреса стабилизировались, поэтому его спадающий фронт используется
для выбора микросхемы ЗУ. В цикле записи линия /WR активизируется, когда данные на шине
данных
уже
стабилизировались,
т.о.
этот
сигнал
непосредственно
используется
как
импульс
записи для всех типов полупроводниковой памяти. Он выключается на полтакта до изменения
содержимого ША и ШД, что удовлетворяет параметрам всех типов полупроводниковых ОЗУ.