Различия

Здесь показаны различия между двумя версиями данной страницы.

--- microprocessor_kit_z80-book1:03 [2020-07-09 09:26]
GreyWolf [HALT]
+++ microprocessor_kit_z80-book1:03 [2020-11-06 21:42] (текущий)
GreyWolf [INT]
@@ Строка 4: / Строка 4: @@
 ====== 3. Описание выводов ======
-Микросхема Z80 выпускается в стандартном 40 выводном корпусе с двухрядным расположением выводов типа DIP
+Микросхема Z80 выпускается в стандартном 40 выводном корпусе с двухрядным расположением выводов типа [[dip:dip|DIP]].
 {{pict_3_1.png|}}
 \\ Рис. 3.1. Распределение выводов и условное графическое изображение
+{{anchor:address}}
 ===== A0…A15 =====
 Address Bus — Адресная шина
@@ Строка 14: / Строка 15: @@
 Трёхстабильный выход. Активный уровень — высокий. A0–A15 образуют 16 разрядную адресную шину, которая выдает адреса для обмена данными с памятью (64К максимум) и с устройствами ввода–вывода (65536 каналов максимум). A0 является самим младшим адресным битом. Во время регенерации ОЗУ 7 младших битов содержат действительный адрес регенерации.|
+{{anchor:data}}
 ===== D0…D7 =====
 Data Bus — Шина данных
@@ Строка 26: / Строка 28: @@
 /M1 также активизируется вместе с сигналом /IORQ в цикле подтверждения прерывания.
+{{anchor:mreq}}
 ===== MREQ =====
 Memory Request — Запрос памяти
@@ Строка 31: / Строка 34: @@
 Трехстабильный выход Активный уровень — низкий. Сигнал запроса памяти указывает системе, что на адресной шине установлен адрес для операции чтения памяти или записи в память.
+{{anchor:iorq}}
 ===== IORQ =====
 Input/Output Request — Запрос ввода–вывода
@@ Строка 36: / Строка 40: @@
 Трехстабильный выход. Активный уровень — низкий. Сигнал /IORQ указывает, что пика адреса содержит адрес внешнего устройства для операции ввода или вывода. Кроме того, сигнал IORQ генерируется также совместно с сигналом /M1 в цикле подтверждения прерывания. Тем самым устройству, запросившему прерывание, указывается, что вектор прерывания может быть помещен на шину данных.
+{{anchor:rd}}
 ===== RD =====
 Reed — Чтение
@@ Строка 41: / Строка 46: @@
 Трехстабильный выход. Активный уровень — низкий. Сигнал /RD указывает, что ЦП выполняет цикл чтения данных из памяти или устройства ввода–вывода. Адресованное устройство ввода–вывода или память должны использовать этот сигнал для стробирования подачи данных на шину данных.
+{{anchor:wr}}
 ===== WR =====
 Write — Запись
@@ Строка 46: / Строка 52: @@
 Трехстабильный выход. Активный уровень — низкий. Сигнал /WR указывает, что процессор выдает на ШД данные, предназначенные для записи в адресованную ячейку памяти или устройство вывода.
+{{anchor:rfsh}}
 ===== RFSH =====
 Refresh — Регенерация
@@ Строка 56: / Строка 63: @@
 Выход. Активный уровень — низкий. Сигнал /HALT указывает, что ЦП выполняет команду останова программы и ожидает маскируемое либо немаскируемое прерывание, чтобы завершить эту команду и начать обработку подпрограммы прерывания. В состоянии останова ЦП выполняет холостые команды  для обеспечения процесса регенерации памяти.
+{{anchor:wait}}
 ===== WAIT =====
 Halt — Запрос ожидания
@@ Строка 61: / Строка 69: @@
 Вход. Активный уровень — низкий. Сигнал /WAIT указывает ЦП, что адресованная ячейка памяти или устройство ввода–вывода ещё не готово к передаче данных. ЦП генерирует состояние ожидания (холостые такты, в которых не происходит никаких изменений с ЦП) до тех пор, пока активен этот сигнал. С помощью этого сигнала с ЦП могут синхронизироваться ЗУ и устройства ввода–вывода практически любого быстродействия. /WAIT также может использоваться при отладке для реализации пошагового режима.
+{{anchor:int}}
 ===== INT =====
 Interrupt Bequest — Запрос прерывания
-Вход. Активный уровень — низкий. Сигнал /INT, формируемый устройством ввода–вывода, анализируется в конце выполнения текущей команды. Запрос учитывается, если триггер прерываний (IFF1), управляемый программно, установлен в состояние "разрешить прерывании", и не активен сигнал /8USRQ
+Вход. Активный уровень — низкий. Сигнал /INT, формируемый устройством ввода–вывода, анализируется в конце выполнения текущей команды. Запрос учитывается, если триггер прерываний (IFF1), управляемый программно, установлен в состояние "разрешить прерывании", и не активен сигнал [[#BUSRQ|/BUSRQ]]
 ===== NMI =====
 Non Maskable Interrupt — Немаскируемый запрос прерывания
-Вход, запускаемый отрицательным фронтом. Фронт запуска активизирует внутренний триггер NMI. Линия /NMI имеет более высокий приоритет, чем /INT и всегда распознается в конце выполнения текущей команды, независимо от состояния триггера разрешения прерываний. /NMI автоматически производит перезапуск (рестарт) ЦП с адрес 66H. Содержимое счётчика команд (адрес возврата) автоматически сохраняется во внешнем стеке. Т. о. пользователь может возвратиться к прерванной программе.
+Вход, запускаемый отрицательным фронтом. Фронт запуска активизирует внутренний триггер NMI. Линия /NMI имеет более высокий приоритет, чем /INT и всегда распознается в конце выполнения текущей команды, независимо от состояния триггера разрешения прерываний. /NMI автоматически производит перезапуск (рестарт) ЦП с адрес 66H. Содержимое счётчика команд (адрес возврата) автоматически сохраняется во внешнем стеке. Т. е. пользователь может возвратиться к прерванной программе.
+{{anchor:reset}}
 ===== RESET =====
 Reset — Сброс
@@ Строка 77: / Строка 87: @@
 и приводит ЦП в начальное состояние:
   * сброс счетчика команд PC=0000H;
-  * сброс триггера разрешения прерываний
+  * сброс триггера разрешения прерываний;
   * очистка регистров I и R;
   * установка режима прерываний IM0.
@@ Строка 93: / Строка 103: @@
 Выход. Активный уровень — низкий. Бели был активизирован сигнал BUSRQ, то ЦП переводит свои шины в высокоомное состояние, как только завершен текущий машинный цикл. После этого ЦП активизирует сигнал /BUSAK, который сообщает запрашивающему устройству, что шины адреса и данных, а также трехстабильные сигналы управления находятся в высокоомном состоянии, и внешнее устройство может ими управлять.
+{{anchor:clock}}
 ===== C =====
 Clock — Такт
-Вход для однофазной тактовой синхронизации. При управлении от ТТЛ–схемы вход C дополнительно подключается к линии +5В через внешнее сопротивление 330 Ом.
+Вход для однофазной тактовой синхронизации. При управлении от ТТЛ–схемы вход C дополнительно подключается к линии +5 В через внешнее сопротивление 330 Ом.
 ===== UCC =====
@@ Строка 109: / Строка 120: @@
+{{tag>Z80 microprocessor_kit_z80-book1}}
-{{tag> }}

Мозаика системного администрирования

Инструменты пользователя

Инструменты сайта

Различия

Инструменты страницы