Инструменты пользователя
microprocessor_kit_z80-book1:04
Различия
Здесь показаны различия между двумя версиями данной страницы.
| Предыдущая версия справа и слева Предыдущая версия Следующая версия | Предыдущая версия | ||
|
microprocessor_kit_z80-book1:04 [2020-07-09 19:15] GreyWolf |
microprocessor_kit_z80-book1:04 [2020-07-09 19:22] (текущий) GreyWolf [4.3. Циклы ввода/вывода] |
||
|---|---|---|---|
| Строка 61: | Строка 61: | ||
| На [[#pict_4_6|рис. 4.6]] изображены временные диаграммы циклов ввода–вывода. | На [[#pict_4_6|рис. 4.6]] изображены временные диаграммы циклов ввода–вывода. | ||
| - | При вводе/выводе содержимое шины адреса различно для двух случаев. | + | При вводе/выводе содержимое шины адреса различно для двух случаев: |
| - Команды IN А,(п) и OUT (n),A: | - Команды IN А,(п) и OUT (n),A: | ||
| * A0–A7 — содержит адрес канала (n) | * A0–A7 — содержит адрес канала (n) | ||
| Строка 71: | Строка 70: | ||
| Важно отметить, что в операциях ввода–вывода __автоматически__ вводится такт ожидания Tw*, потому что время от включения сигнала /IORQ до момента опроса линии ожидания центральным процессором недостаточно для декодирования адреса устройства ввода–вывода и активизации им линии /WAIT. Во время этого такта также опрашивается линия ожидания, что даёт возможность согласовать работу ЦП с работой любых медленно действующих устройств. В операции ввода сигнал /RD используется для передачи данных адресованного канала на шину данных ЦП, как и при чтении памяти. В операциях вывода сигнал /WR используется как строб записи. Он выключается за полтакта до изменения состояния ША и ШД. что обеспечивает надежность записи в канал. | Важно отметить, что в операциях ввода–вывода __автоматически__ вводится такт ожидания Tw*, потому что время от включения сигнала /IORQ до момента опроса линии ожидания центральным процессором недостаточно для декодирования адреса устройства ввода–вывода и активизации им линии /WAIT. Во время этого такта также опрашивается линия ожидания, что даёт возможность согласовать работу ЦП с работой любых медленно действующих устройств. В операции ввода сигнал /RD используется для передачи данных адресованного канала на шину данных ЦП, как и при чтении памяти. В операциях вывода сигнал /WR используется как строб записи. Он выключается за полтакта до изменения состояния ША и ШД. что обеспечивает надежность записи в канал. | ||
| + | |||
| + | {{anchor:pict_4_6}} | ||
| + | {{pict_4_6.png|}} | ||
| + | \\ Рис. 4.6. Цикл ввода и цикл вывода | ||
| На [[#pict_4_7|рис. 4.7]] изображены циклы ввода/вывода с дополнительными тактами ожидания. | На [[#pict_4_7|рис. 4.7]] изображены циклы ввода/вывода с дополнительными тактами ожидания. | ||
| - | |||
| {{anchor:pict_4_7}} | {{anchor:pict_4_7}} | ||
microprocessor_kit_z80-book1/04.1594311340.txt.gz · Последние изменения: 2020-07-09 19:15 — GreyWolf
Инструменты страницы
Если не указано иное, содержимое этой вики предоставляется на условиях следующей лицензии: CC Attribution-Noncommercial-Share Alike 4.0 International
